SystemVerilog

SystemVerilogとは

SystemVerilog は、Verilogを拡張し、ハードウェア記述言語とハードウェア検証言語を統合したものである。SystemVerilog は 2002年にAccelleraに対して Superlog 言語が寄付されたことで生まれたRich, D.

• 出典: フリー百科事典『ウィキペディア（Wikipedia）』
• [ SystemVerilogの改定履歴 ]