EDO DRAM

EDO DRAMとは

DRAM（Dynamic Random Access Memory、ダイナミックランダムアクセスメモリー）、 ダイナミックRAM（ - ラム）は、コンデンサ キャパシタに電荷を蓄えることによりデータを記憶するRandom Access Memory RAM。主に主記憶装置に用いられる。
キャパシタは放電により電荷が失われるため、1秒に数回データを読み、再び記録し直すリフレッシュ操作が必要となる。ニュースなどの解説では、「記憶保持動作が必要な随時書き込み読み出しできる半導体記憶回路」などと紹介される。
なお、現在では記憶セルがDRAMセルの構造で、インターフェースがStatic Random Access Memory SRAMと同じ疑似SRAMも存在する。
記憶セルの最小単位は、キャパシタ1個と、それに隣接するスイッチ用の電界効果トランジスタ FET1個から構成される。記憶セルは碁盤の目のように並べて配置され、横方向の行アドレスと縦方向の列アドレスを指定してその中から1つを選択する。記憶セルアレイ1枚あたり1ビット分のデータとして使用するが、複数枚を同一チップ上に用意して、8ビット用や16ビット用などとしているものが現在では一般的である。
(Dynamic Random Access Memoryから引用)

• 出典: フリー百科事典『ウィキペディア（Wikipedia）』
• [ EDO DRAMの改定履歴 ]